川大《數(shù)字電子技術(shù)2390》23春在線作業(yè)1【答案】

可做奧鵬全部院校在線離線作業(yè)畢業(yè)論文QQ:3230981406 微信:aopopenfd777

發(fā)布時間:2023-09-09 20:03:42來源:admin瀏覽: 0 次

《數(shù)字電子技術(shù)2390》23春在線作業(yè)1題目

試卷總分:100  得分:98

一、單選題 (共 20 道試題,共 40 分)

1.

A.

B.

C.

D.

 

2.用兩個半加器和一個或門構(gòu)成一全加器,其正確的設(shè)計的表達式為()。

A.

B.

C.

D.

 

3.{圖}

A.D觸發(fā)器

B.SR觸發(fā)器

C.JK觸發(fā)器

D.T觸發(fā)器

 

4.題面如下:

 

{圖}

A.A

B.B

C.C

D.D

 

5.下列四個數(shù)中,與十進制數(shù)(163)D不相等的是( )

A.(203)O

B.(10100011)B

C.(000101100011)8421BCD

D.(A3)H

 

6.觸發(fā)器的狀態(tài)轉(zhuǎn)換圖如下,則它是:( )

{圖}

A.D觸發(fā)器

B.SR觸發(fā)器

C.JK觸發(fā)器

D.T觸發(fā)器

 

7.題面如下:

 

{圖}

A.a

B.b

C.c

D.d

 

8.半加器邏輯符號如圖所示,當A=1,B=1時,C和S分別為( )。

{圖}

A.C=1 S=0

B.C=0 S=0

C.C=0 S=1

D.C=1 S=1

 

9.邏輯圖和輸入A,B的波形如下圖所示,輸出F為“1”的時刻,應(yīng)是(     )。

      

{圖}{圖}

A.t2 和t3

B.t1 和t2

C.t3 和t2

D.t1 、t2 、t3

 

10.在同步計數(shù)器中,各觸發(fā)器狀態(tài)改變時刻( )

A.相同

B.不相同

C.與觸發(fā)器有關(guān)

D.與電平相同

 

11.

A.

B.

C.

D.

 

12.邏輯電路如圖所示,當A=0,B=0時,{圖}脈沖來到后{圖}觸發(fā)器(     )。

{圖}

A.保持原狀態(tài)

B.具有計數(shù)功能

C.置“0”

D.置“1”

 

13.邏輯電路如圖所示,當A=0,B=1時,{圖}脈沖來到后{圖}觸發(fā)器( )。

{圖}

A.置“1”

B.置“0”

C.具有計數(shù)(翻轉(zhuǎn))功能

D.保持原狀態(tài)

 

14.題面如下:

 

{圖}

A.a

B.b

C.c

D.d

 

15.RAM芯片有11個地址輸入端,8個數(shù)據(jù)輸出端,該芯片的容量是( )。

A.211×8

B.28×11

C.88K

D.880

 

16.RAM芯片有11個地址輸入端,8個數(shù)據(jù)輸出端,該芯片的容量是( )。

A.211×8

B.28×11

C.88K

D.880

 

17.三變量函數(shù){圖}的最小項表示式中不含下列哪項( )。

A.m2

B.m5

C.m3

D.m7

 

18.函數(shù){圖}化簡后的結(jié)果是 ( )。

A.{圖}

B.{圖}

C.{圖}

D.{圖}

 

19.OC門在使用時必須在( )之間接一個電阻。

A.輸出與電源

B.輸出與地

C.輸出與輸入

D.輸入與地

 

20.如圖所示邏輯電路為( )。

{圖}

A.異步二進制加法計數(shù)器

B.同步二進制加法計數(shù)器

C.同步二進制減法計數(shù)器

D.異步二進制減法計數(shù)器

 

二、判斷題 (共 15 道試題,共 60 分)

21.時鐘信號決定了觸發(fā)器的翻轉(zhuǎn)時刻,控制輸入信號決定了觸發(fā)器翻轉(zhuǎn)后的狀態(tài)。對嗎?

 

22.數(shù)字電路中的邏輯加和算術(shù)加都可以用加法器實現(xiàn)。對嗎?

 

23.

 

24.D/A轉(zhuǎn)換器的位數(shù)越多,轉(zhuǎn)換精度越高。

 

25.TTL與非門采用復(fù)合管作輸出級的負載電阻,可提高TTL與非門的帶負載能力。

 

26.A/D轉(zhuǎn)換器的分辯率越高,轉(zhuǎn)換精度也越高。

 

27.

 

28.在VerilogHDL語言中,行為級描述方式的關(guān)鍵詞是initial或always,always是無限循環(huán)語句。

 

29.施密特觸發(fā)器的特點是電路具有兩個穩(wěn)態(tài)且每個穩(wěn)態(tài)需要相應(yīng)的輸入條件維持。對嗎?

 

30.當時序邏輯電路存在有效循環(huán)時該電路能自啟動。對嗎?

 

31.若要構(gòu)成七進制計數(shù)器,最少用3個觸發(fā)器,并且有1個無效狀態(tài)。

 

32.帶使能端的譯碼器可作數(shù)據(jù)分配器使用。

 

33.兩個二進制數(shù)相加,并加上來自高位的進位,稱為全加,所用的電路為全加器。對嗎?

 

34.施密特觸發(fā)器輸入觸發(fā)信號有效后狀態(tài)翻轉(zhuǎn),之后可撤銷輸入信號,觸發(fā)器保持新狀態(tài)不變。對嗎?

 

35.JK觸發(fā)器只要J,K端同時為1,則一定引起狀態(tài)翻轉(zhuǎn)。




奧鵬,國開,廣開,電大在線,各省平臺,新疆一體化等平臺學(xué)習(xí)
詳情請咨詢QQ : 3230981406或微信:aopopenfd777

作業(yè)咨詢 論文咨詢
微信客服掃一掃

回到頂部